基于演化硬件的多目标进化算法的研究

• 作者: 张晓芳 李智 牛军浩
• 来源期刊: 微电子学与计算机
• 关键词: 演化硬件 虚拟可重构电路 遗传算法 多目标进化算法 SPEA2 FPGA
• 年，卷（期）: 2016,（9）
• 页码范围: 119-123
• 页数: 5页
• 分类号: TP301.6
• 语种: 中文

摘要

传统遗传算法在演化数字逻辑电路时表现为演化速度缓慢且极易陷入局部最优解，而且易出现早熟收敛现象。针对上述问题，给出一种基于遗传算法的多目标进化算法，即强度Pareto进化算法2（SPEA2）用于数字逻辑电路的进化设计。演化平台以虚拟可重构电路为电路基础，FPGA为实现载体，利用Microblaze软核实现该算法对目标电路的演化操作。通过两位乘法器电路证明了所给出算法的全局搜索能力，且能够有效地减少搜索到全局最优解的迭代次数，并在一定程度上优化演化电路的规模，提高设计效率。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	牛军浩	桂林电子科技大学电子工程与自动化学院	24	110	6.0	9.0
5	李智		54	170	8.0	11.0
6	张晓芳	桂林电子科技大学电子工程与自动化学院	1	1	1.0	1.0