基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对有限状态机优化设计过程中与功能无关的状态会带来的潜在安全问题,基于对其被侵入因素和攻击途径进行分析的基础上,提出了安全状态的定义,并实现了安全状态的设计方法.通过增加T触发器一个反馈信号,在不影响触发器功能条件下,对有限状态机进行状态保护.研究结果表明:添加状态自锁后的实验电路在功耗、时延和面积上要比原始实验电路提高了144.7%;优化T触发器后的实验电路在功耗上比原始实验电路降低了3.6%,在面积上降低了18.9%,在时延上提高了19.6%.
推荐文章
基于FSM的时序电路测试生成探析
有限状态机
时序电路
转换故障
基于VHDL的有限状态机电路设计
有限状态机(FSM)
VHDL
EDA
有限状态机的可靠性设计研究
有限状态机
VHDL
可靠性与优化
状态编码
有限状态机的建模与优化设计
有限状态机
Verilog HDL
仿真
综合
优化设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 时序电路有限状态机设计的安全性研究
来源期刊 西南交通大学学报 学科 工学
关键词 有限状态机 硬件安全 时序电路 设计功能无关状态
年,卷(期) 2017,(2) 所属期刊栏目
研究方向 页码范围 424-428
页数 5页 分类号 TP33
字数 3164字 语种 中文
DOI 10.3969/j.issn.0258-2724.2017.02.028
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 贾瑞清 中国矿业大学机电与信息学院 42 168 7.0 11.0
2 彭凯贝 北京语言大学研究生院 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (25)
共引文献  (37)
参考文献  (8)
节点文献
引证文献  (3)
同被引文献  (13)
二级引证文献  (0)
1988(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(6)
  • 参考文献(0)
  • 二级参考文献(6)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(4)
  • 参考文献(3)
  • 二级参考文献(1)
2007(5)
  • 参考文献(1)
  • 二级参考文献(4)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(4)
  • 参考文献(0)
  • 二级参考文献(4)
2010(3)
  • 参考文献(2)
  • 二级参考文献(1)
2011(3)
  • 参考文献(0)
  • 二级参考文献(3)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
有限状态机
硬件安全
时序电路
设计功能无关状态
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
西南交通大学学报
双月刊
0258-2724
51-1277/U
大16开
四川省成都市二环路北一段
62-104
1954
chi
出版文献量(篇)
3811
总下载数(次)
4
总被引数(次)
51589
论文1v1指导