基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一种减小数字时钟延时单元温漂的方法,利用一个具有正温度系数的带隙基准电压源Bandgap,产生参考电压VREF;电压缓冲器LDO接收参考电压VREF并作用于延迟链;延迟链由延迟单元TAP串联而成,用来产生时钟的相位延迟.通过调整Bandgap的正温度系数,使LDO的输出电压随温度升高而升高,升高的电压会使延迟单元TAP的延时减小,从而抵消延迟单元TAP由于温度升高而增大的延时.
推荐文章
一种基于相对延时比模型的全数字时钟电路产生器
低功耗
全数字
时钟生成器
相对延时比模型
一种新型混合信号时钟延时锁定环电路设计
延时锁定环(DLL)
电荷泵
数字鉴相器
压控延时线(VCDL)
一种适用于三维芯片间时钟同步的全数字延时锁定环设计
全数字延时锁定环
时钟同步
三维集成电路
一种片上系统(SOC)时钟同步设计方法
时钟分布
延时插入
调整电路
IP核
SoC
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种减小数字时钟延时单元温漂的方法
来源期刊 电子与封装 学科 工学
关键词 延时单元 温漂 带隙基准 LDO
年,卷(期) 2017,(9) 所属期刊栏目 电路设计
研究方向 页码范围 28-31,48
页数 5页 分类号 TN402
字数 2391字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 谢长生 5 2 1.0 1.0
2 涂波 中国电子科技集团公司第五十八研究所 2 4 1.0 2.0
3 赵晓静 中国电子科技集团公司第五十八研究所 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (12)
共引文献  (3)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2005(4)
  • 参考文献(0)
  • 二级参考文献(4)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(3)
  • 参考文献(0)
  • 二级参考文献(3)
2010(2)
  • 参考文献(0)
  • 二级参考文献(2)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
延时单元
温漂
带隙基准
LDO
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导