基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
配置信息的生成效率与质量直接影响着粗粒度可重构SoC结构的运行效果.传统的方法将配置信息作为一个整体存储器,每个处理单元在需要配置信息时都要从该存储器读取配置信息,运行效率低下且功耗较大.为降低配置信息生成方法的功耗,设计了一种低功耗层次式的配置信息存储器结构,将配置信息分为相互独立的操作配置信息和互连配置信息存储器两部分,实现了不同层次上的重构,最后根据上下文优化配置信息生成.实验结果表明:在运行性能不变的情况下,提出的配置信息生成方法功耗可以减少23.7%~32.6%.同时,由于操作和互连配置信息相分离,使得每次需要配置的存储器容量较小,在配置速度和性能上也有很大的优势.
推荐文章
基于SOC的高性能存储器控制器设计
SDRAM
SRAM
NorFlash
可配置性
SOC
高端SOC芯片的外部存储器接口设计
SOC
接口设计
SRAM
NandFlash
Verilog
Memory Switch
多层异构粗粒度可重构处理器的编译器后端设计
可重构处理器
编译器后端
配置信息
粗粒度可重构处理器的系统级功耗建模
粗粒度可重构处理器
系统级功耗建模
动态功耗
静态功耗
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 粗粒度可重构SoC层次化配置存储器设计
来源期刊 计算机研究与发展 学科 工学
关键词 粗粒度可重构SoC 配置信息存储体 层次化 低功耗 配置信息生成方法
年,卷(期) 2017,(5) 所属期刊栏目 体系结构
研究方向 页码范围 1121-1129
页数 9页 分类号 TP391
字数 7453字 语种 中文
DOI 10.7544/issn1000-1239.2017.20150889
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李思昆 国防科学技术大学计算机学院 133 1339 18.0 31.0
2 刘勤让 58 257 9.0 13.0
3 沈剑良 22 57 4.0 6.0
5 刘磊 国防科学技术大学计算机学院 20 61 5.0 7.0
6 汪欣 4 6 2.0 2.0
7 王观武 国防科学技术大学计算机学院 4 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (14)
参考文献  (8)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2009(4)
  • 参考文献(2)
  • 二级参考文献(2)
2010(2)
  • 参考文献(0)
  • 二级参考文献(2)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
粗粒度可重构SoC
配置信息存储体
层次化
低功耗
配置信息生成方法
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机研究与发展
月刊
1000-1239
11-1777/TP
大16开
北京中关村科学院南路6号
2-654
1958
chi
出版文献量(篇)
7553
总下载数(次)
35
总被引数(次)
164870
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导