基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对CCSDS标准中串行级联卷积码(SCCC)的自适应编码调制方式的定义,分析比较了Log-MAP算法和基于乘性修正的Max-Log-MAP算法的译码性能和实现复杂度;提出了一种可支持多种编码方式的通用、低复杂度、高编码增益的并行译码方法.基于FPGA硬件平台进行原理验证,实现了一个可同时支持8种编码方式的高速并行、高吞吐量、低时延的SCCC译码器,译码器最高吞吐量可达300 Mbit/s.
推荐文章
串行级联卷积码迭代编译码仿真与分析
信道编码
串行级联卷积码
迭代译码算法
计算机仿真
LTE中卷积码的译码器设计与FPGA实现
LTE
Tail-biting卷积码
维特比译码算法
固定延迟译码
FPGA
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
基于 SOVA 的固定时延咬尾卷积码译码算法
咬尾卷积码
软输出 viterbi 算法
固定时延
软信息
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于CCSDS标准的串行级联卷积码高速并行译码方法
来源期刊 北京理工大学学报 学科 工学
关键词 串行级联卷积码(SCCC) Log-MAP 并行译码
年,卷(期) 2018,(7) 所属期刊栏目 光学与电子
研究方向 页码范围 733-738
页数 6页 分类号 TN911.2
字数 3383字 语种 中文
DOI 10.15918/j.tbit 1001-0645.2018.07.012
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘元安 北京邮电大学电子工程学院 192 1285 17.0 26.0
2 刘昊 北京理工大学信息与电子学院 11 156 7.0 11.0
3 李林涛 北京邮电大学电子工程学院 1 1 1.0 1.0
4 张舒义 北京理工大学信息与电子学院 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (5)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2018(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
串行级联卷积码(SCCC)
Log-MAP
并行译码
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
北京理工大学学报
月刊
1001-0645
11-2596/T
大16开
北京海淀区中关村南大街5号
82-502
1956
chi
出版文献量(篇)
5642
总下载数(次)
13
总被引数(次)
57269
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导