基于JESD204B协议的多通道高速采集系统设计

• 作者: 刘宁宁 王传根 王乐 刘长江 刘静娴
• 来源期刊: 电子信息对抗技术
• 关键词: JESD204B 协议 FPGA 多通道采集 ADC12J2700 DDR3
• 年，卷（期）: 2021,（2）
• 所属期刊栏目: 工程应用|Engineering Application
• 页码范围: 83-87
• 页数: 5页
• 分类号: TN957.512
• 语种: 中文
• DOI: 10.3969/j.issn.1674-2230.2021.02.019

摘要

JESD204B协议主要用于数据转换器与现场可编程门阵列(FPGA)之间数据传输的高速串行协议.与传统LVDS接口相比,JESD204B直接与FPGA的GTX接口相连,传输速率相对LVDS每对线提升约10倍,降低了 IO的资源消耗及保证正确采样的设计难度.基于JESD204B协议,设计实现了一种多通道高速采集系统.该系统的硬件架构以4片ADC12J2700及1片Xilinx XC7VX485T FPGA为核心电路,并包含了时钟锁相电路、DDR3等外围电路,最高支持2700MSPS采样率,可满足大部分高速雷达信号接收领域的采样需求.