集成电路设计中竞争问题的研究

• 作者: 张衡 沈绪榜 邹雪城
• 来源期刊: 微电子学与计算机
• 关键词: 集成电路,竞争,仿真算法,层次事件队列,Verilog HDL
• 年，卷（期）: 2001,（5）
• 所属期刊栏目: 研究与分析
• 页码范围: 12-15
• 页数: 4页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2001.05.004

摘要

文章讨论了用Verilog HDL设计的电路中的竞争情况,研究了Verilog"层次事件队列"和数字电路的仿真算法,总结了常见的竞争情况,提出四种检验竞争的方法,最后介绍了一些重要的编写Verilog代码规则.