作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了实现高速DSP芯片与低速外部存储器片外RAM和片外ROM之间的数据通信的方法,具体分析了外部存储器的选择和DSP与外部存储器的接口,并以TMS320C54X与FLASH MEMORY的接口设计为例进行了详细说明.
推荐文章
DSP芯片外部存储器接口设计一例
数字信号处理器
接口
YHFT-DSP外部同步存储器接口时序设计优化
时序电路
外部同步存贮器接口(ESMIF)
时序优化
时钟提前
虚延时
基于FPGA的外部存储器设计
雷达信号处理
FPGA
SDRAM
FLASH
存储器设计
高端SOC芯片的外部存储器接口设计
SOC
接口设计
SRAM
NandFlash
Verilog
Memory Switch
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 DSP系统中的外部存储器设计
来源期刊 微型机与应用 学科 工学
关键词 DSP RAM ROM 存取时间 硬件延时 软件延时
年,卷(期) 2002,(3) 所属期刊栏目 硬件纵横
研究方向 页码范围 15-18
页数 4页 分类号 TP3
字数 2085字 语种 中文
DOI 10.3969/j.issn.1674-7720.2002.03.006
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (19)
同被引文献  (1)
二级引证文献  (5)
2002(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2002(1)
  • 引证文献(1)
  • 二级引证文献(0)
2003(2)
  • 引证文献(2)
  • 二级引证文献(0)
2004(5)
  • 引证文献(5)
  • 二级引证文献(0)
2005(4)
  • 引证文献(4)
  • 二级引证文献(0)
2006(2)
  • 引证文献(2)
  • 二级引证文献(0)
2007(2)
  • 引证文献(2)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(2)
  • 引证文献(0)
  • 二级引证文献(2)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
DSP RAM ROM 存取时间 硬件延时 软件延时
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术与网络安全
月刊
2096-5133
10-1543/TP
大16开
北京市海淀区清华东路25号(北京927信箱)
82-417
1982
chi
出版文献量(篇)
10909
总下载数(次)
33
总被引数(次)
35987
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导