一种基于VHDL语言数字频率计的设计与实现

• 作者: 谢煜 黄为
• 来源期刊: 电子设计应用
• 学科: 工学
• 关键词: EDA VHDL 数字频率计 波形仿真 CPLD
• 年，卷（期）: 2003,（7）
• 所属期刊栏目: 通信与计算机
• 页码范围: 25-27
• 页数: 3页
• 分类号: TP3
• 字数: 1765字
• 语种: 中文

摘要

本文采用VHDL语言,运用自顶向下(Top To Down)的方法,使用Isp Expert集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,设计并实现了8位数字频率计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄为	西南交通大学电气工程学院	9	41	3.0	6.0
2	谢煜	西南交通大学电气工程学院	1	2	1.0	1.0