全同步数字频率计的VHDL设计与仿真

• 作者: 何怡刚 包本刚 朱湘萍
• 来源期刊: 现代电子技术
• 关键词: FPGA 全同步 频率计 VHDL
• 年，卷（期）: 2007,（20）
• 所属期刊栏目: 数字/模拟电路
• 页码范围: 176-178
• 页数: 3页
• 分类号: TN751
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.20.060

摘要

利用全同步频率测量原理,通过FPGA芯片在Max+Plus Ⅱ中运用VHDL语言编程设计一个全同步数字式频率计,消除了±1个计数误差,测频精度范围在DC～100 MHz,详细给出了VHDL的模块设计方法和仿真波形.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何怡刚	湖南大学电气学院	426	5127	34.0	51.0
2	朱湘萍		39	95	4.0	8.0
3	包本刚		51	174	6.0	11.0