基于异步FIFO实现不同时钟域间数据传递的设计

• 作者: 常胜 黄启俊
• 来源期刊: 电子设计应用
• 关键词: 异步FIFO 时钟域 Verilog
• 年，卷（期）: 2004,（8）
• 所属期刊栏目: IC设计
• 页码范围: 57-59
• 页数: 3页
• 字数: 2586字
• 语种: 中文

摘要

数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题.本文通过采用异步FIFO的方式给出了这个问题的一种解决方法,并采用Verilog硬件描述语言通过前仿真和逻辑综合完成设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	常胜	武汉大学物理科学与技术学院	92	343	9.0	13.0
2	黄启俊	武汉大学物理科学与技术学院	128	515	11.0	15.0