CRC循环冗余校验码并行算法的FPGA实现

• 作者: 石林艳 罗汉文
• 来源期刊: 有线电视技术
• 学科: 工学
• 关键词: CRC 差错控制编码 实时处理 并行处理 生成多项式 最小码距
• 年，卷（期）: 2005,（8）
• 所属期刊栏目: 通信技术及应用
• 页码范围: 60-63
• 页数: 4页
• 分类号: TN91
• 字数: 1972字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-5351.2005.08.013

摘要

CRC循环冗余校验是数字数据通信中最常用的差错控制编码方法之一.在多种通信协议的帧结构中有一个16位或32位的FCS(Frame Check Sequence),就是利用CRC编码保证数据帧的无误传输.本文阐述了CRC循环冗余校验码基本原理,根据实际系统需要,建立了并行处理算法的数学模型,并且在FPGA芯片中实现了该并行算法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗汉文	上海交通大学电子工程系	244	1145	15.0	22.0
2	石林艳	上海交通大学电子工程系	2	24	2.0	2.0