基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在高速串行接口芯片的设计中,高速串行数据恢复电路是设计中的一个难点,由于其高达千兆的传输频率,大多采用模拟电路方式实现.然而同数字电路相比,模拟电路在噪声影响、面积、功耗、工艺敏感度和可测性方面都存在较大的劣势.提出了一个应用于SATA1.0中1.5Gbps高速串行接口的高速串行数据恢复电路,它没有用PLL或DLL等模拟电路的方法,它采用完全数字电路的设计,并用标准单元实现.与用模拟电路实现的串行数据恢复电路相比,此电路设计更加简单易实现,数据恢复快速,而且面积小功耗低.电路被应用在PATA/SATA桥接芯片的设计中,并在标准0.18CMOS工艺下投片生产.
推荐文章
高速CMOS时钟数据恢复电路的设计与仿真
时钟数据恢复
双环半速率结构
相位插值
数字滤波器
一种高性能盲过采样时钟数据恢复电路的实现
盲过采样
时钟数据恢复
滤波整形电路
FPGA
一种应用于隔离通讯芯片的全数字时钟数据恢复电路
时钟数据恢复
隔离通讯
抖动抑制算法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 1.5Gbps高速串行数据恢复电路的标准单元实现
来源期刊 计算机研究与发展 学科 工学
关键词 高速串行接口 数据恢复电路 锁相环 标准单元
年,卷(期) 2005,(10) 所属期刊栏目 I/O接口
研究方向 页码范围 1826-1831
页数 6页 分类号 TP302.2
字数 2908字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 孙永明 中国科学院计算技术研究所 45 557 13.0 22.0
5 林琦 中国科学院计算技术研究所 5 125 2.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (5)
同被引文献  (2)
二级引证文献  (18)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(2)
  • 引证文献(1)
  • 二级引证文献(1)
2009(2)
  • 引证文献(1)
  • 二级引证文献(1)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(3)
  • 引证文献(0)
  • 二级引证文献(3)
2014(3)
  • 引证文献(0)
  • 二级引证文献(3)
2015(4)
  • 引证文献(0)
  • 二级引证文献(4)
2017(3)
  • 引证文献(0)
  • 二级引证文献(3)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
高速串行接口
数据恢复电路
锁相环
标准单元
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机研究与发展
月刊
1000-1239
11-1777/TP
大16开
北京中关村科学院南路6号
2-654
1958
chi
出版文献量(篇)
7553
总下载数(次)
35
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导