基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍采用深亚微米CMOS工艺设计的全差分采样/保持电路,该电路应用下极板采样技术和全差分结构以消除开关电荷注入和时钟馈通引起的误差,从而获得高精度.设计采用0.18μm CMOS工艺条件并通过spectre软件模拟仿真,结果表明电路在3 V电源电压和50MHz采样频率工作条件下能够稳定工作.
推荐文章
时间交织流水线 ADC的双采样保持电路设计
双采样保持电路
栅压自举开关
流水线ADC
时间交织
一个用于14位采样保持电路的全差分增益增强放大器的分析和设计
CMOS
增益增强
开关电容共模反馈
模/数转换电路
深亚微米集成电路静态功耗的优化
静态功耗
亚阈值电流
阈值电压
超深亚微米集成电路可靠性技术
超深亚微米集成电路
可靠性
高k栅介质
金属栅
Cu/低k互连
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 深亚微米全差分采样/保持电路设计
来源期刊 仪器仪表学报 学科 工学
关键词 CMOS深亚微米 全差分 下极板采样
年,卷(期) 2006,(z1) 所属期刊栏目 数据采集与信号处理
研究方向 页码范围 145-147
页数 3页 分类号 TP3
字数 1462字 语种 中文
DOI 10.3321/j.issn:0254-3087.2006.z1.057
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 吴武臣 北京工业大学集成电路与系统实验室 54 459 12.0 18.0
2 侯立刚 北京工业大学集成电路与系统实验室 75 360 11.0 15.0
3 刘成 北京工业大学集成电路与系统实验室 2 11 2.0 2.0
4 孟昊 北京工业大学集成电路与系统实验室 3 15 2.0 3.0
5 张乃燃 北京工业大学集成电路与系统实验室 2 5 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (9)
共引文献  (19)
参考文献  (4)
节点文献
引证文献  (3)
同被引文献  (13)
二级引证文献  (7)
1982(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(3)
  • 参考文献(1)
  • 二级参考文献(2)
2005(3)
  • 参考文献(3)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(2)
  • 引证文献(2)
  • 二级引证文献(0)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
2018(3)
  • 引证文献(0)
  • 二级引证文献(3)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
CMOS深亚微米
全差分
下极板采样
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
仪器仪表学报
月刊
0254-3087
11-2179/TH
大16开
北京市东城区北河沿大街79号
2-369
1980
chi
出版文献量(篇)
12507
总下载数(次)
27
论文1v1指导