二进制补码乘法及其FPGA实现

• 作者: 高立新
• 来源期刊: 内江科技
• 学科: 工学
• 关键词: 二进制补码 乘法 改进的Pczaris算法 FPGA
• 年，卷（期）: 2006,（5）
• 所属期刊栏目: 高校论坛
• 页码范围: 111-112
• 页数: 2页
• 分类号: TP3
• 字数: 1639字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-1436.2006.05.102

摘要

本文对改进的Pezaris直接二进制补码阵列乘法进行理论上的分析;采用结构式VHDL描述这种算法,经仿真验证,改进的Pezaris二进制补码乘法算法正确;最后在FPGA上加以实现,实现结果表明,改进的Pezaris二进制补码乘法器占用面积少并且速度快.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高立新	广东机电职业技术学院计算机与信息工程系	16	41	4.0	5.0