100MHz数字频率计的设计

• 作者: 杨焕峥
• 来源期刊: 北京教育学院学报(自然科学版)
• 学科: 工学
• 关键词: VHDL 频率计 下栽板
• 年，卷（期）: 2007,（4）
• 页码范围: 9-11,36
• 页数: 4页
• 分类号: TP274
• 字数: 1345字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-6923.2007.04.003

摘要

100MHz数字频率计用VHDL语言编程设计,主要由五个模块组成,分别是测频控制信号发生器、十进制计数器、32位锁存器、分频器、动态扫描译码驱动器模块五部分构成.选用分频器将工作时钟分频后,用测频器测频,将被测频率信号经脉冲整形电路后作为计数器的计数脉冲,加入计数器的输入端,测量一定闸门时间内被测信号的脉冲个数,并将其计数值锁存进锁存器中,最后通过动态扫描译码器读出数值,该频率计精度高,可用于频率测量、机械转速测量等领域.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨焕峥	无锡商业职业技术学院电子工程系	16	29	3.0	4.0