低硬件成本的高性能Hash算法加速器VLSI设计

• 作者: 张章 曾晓洋 韩军 顾叶华
• 来源期刊: 小型微型计算机系统
• 学科: 工学
• 关键词: 安全Hash算法SHA-1 低成本 VLSI
• 年，卷（期）: 2007,（5）
• 所属期刊栏目: 硬件技术及其它
• 页码范围: 940-943
• 页数: 4页
• 分类号: TP309.7|TN47
• 字数: 2431字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-1220.2007.05.037

摘要

本文基于安全Hash算法(SHA-1),提出了一种结构优化的SHA-1硬件加速器.本设计通过改进数据通路,加快了运算单元的速度;同时,采用动态操作数生成的方法,节约了硬件资源.设计采用SMIC 0.25μm CMOS工艺综合,其核心电路(core)等效门为16.8k;在86MHz的工作频率下,其数据吞吐率达1.07Gbps.分析结果显示,该硬件加速器具备低成本和高性能的特点,适用于PDA、智能手机等面积受限的移动设备,具有良好的应用前景.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾晓洋	复旦大学专用集成电路与系统国家重点实验室	103	555	13.0	19.0
2	韩军	复旦大学专用集成电路与系统国家重点实验室	31	218	7.0	13.0
3	张章	复旦大学专用集成电路与系统国家重点实验室	2	7	2.0	2.0
4	顾叶华	复旦大学专用集成电路与系统国家重点实验室	7	21	3.0	4.0