一种动态可重构IP系统设计研究

• 作者: 蔡启仲 蔡启先 蔡洪波 黄晓璐
• 来源期刊: 小型微型计算机系统
• 学科: 工学
• 关键词: 动态可重构 动态可重构IP 动态可重构阵列 IP模块 FPGA
• 年，卷（期）: 2007,（5）
• 所属期刊栏目: 硬件技术及其它
• 页码范围: 926-930
• 页数: 5页
• 分类号: TP303
• 字数: 4887字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-1220.2007.05.034

摘要

针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统设计实现的流程及关键技术,并以具体实验给以验证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蔡启先	广西工学院计算机工程系	69	326	9.0	13.0
2	蔡启仲	广西工学院电子信息与控制工程系	69	407	12.0	14.0
3	黄晓璐	北京科技大学信息工程学院	2	6	1.0	2.0