基于CTGAL电路的并行前缀加减法器设计

• 作者: 徐建 汪鹏君
• 来源期刊: 华东理工大学学报（自然科学版）
• 学科: 工学
• 关键词: CTGAL电路 加减法器 低功耗 电路设计
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 信息科学与工程
• 页码范围: 740-744
• 页数: 5页
• 分类号: TN79
• 字数: 3449字
• 语种: 中文

摘要

通过对钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,CTGAL)电路和加法器电路的研究,提出了一种基于CTGAL电路的绝热并行前缀加减法器设计方案.对依据此方案设计的几种并行前缀加减法器进行计算机模拟、分析和比较,结果表明:Ladner-Fischer并行前缀加减法器更适合用CTGAL电路实现,且与利用PAL-2N(Pass-transistor Adiabatic Logic-2NMOS)电路设计的绝热并行前缀加减法器相比,该加减法器的每个周期平均节省能耗约56%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	汪鹏君	宁波大学电路与系统研究所	137	551	11.0	14.0
2	徐建	宁波大学电路与系统研究所	6	20	2.0	4.0