并行前缀加法器的研究与实现

• 作者: 沈绪榜 罗旻 靳战鹏
• 来源期刊: 微电子学与计算机
• 关键词: 并行前缀加法器 KS结构 LF结构 BK结构
• 年，卷（期）: 2005,（12）
• 页码范围: 92-95
• 页数: 4页
• 分类号: TP39
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.12.025

摘要

随着微处理器运算速度的大幅度提高,对快速加法器的需求也越来越高.当vLSI工艺进入深亚微米阶段的时候,很多情况下,无论是在面积还是在时序上连线都起着决定性的作用.文章基于不同的CMOS工艺,针对三种不同结构的并行前缀加法器,在不同数据宽度的情况下进行性能比较,根据深亚微米下金属互连线对加法器性能的影响,挑选出适合深亚微米工艺的加法器结构.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	靳战鹏	西北工业大学计算机学院	7	80	5.0	7.0
2	沈绪榜	西北工业大学计算机学院	23	173	8.0	12.0
3	罗旻	西北工业大学计算机学院	8	94	7.0	8.0