原文服务方: 微电子学与计算机       
摘要:
模加法器是余数系统(Residue Number System, RNS)的基本运算单元,2n-2k-1形式的余数基易于构建大动态范围和具有优良复杂度平衡性的多通道余数基.基于前缀运算和进位修正算法提出了一类新的模2n-2k-1加法通用算法及其VLSI实现结构.该算法消除了重复的进位信息计算,且可采用任意已有的前缀运算结构.与同类型模加法器的分析对比结果表明,提出的模2n-2k-1加法器具有优良的"面积×时延"特性.
推荐文章
高效缩1码模2n+1加法器设计与优化
余数系统
模加法器
缩1码
VLSI
改进结构的64位CMOS并行加法器设计与实现
二进制并行加法器
时钟延迟多米诺逻辑
动态复合门
基于FPGA的快速加法器的设计与实现
加法器
进位
FPGA
Verilog HDL
流水线
子字并行加法器的研究与实现
子字并行
加法器
进位截断
进位消除
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 模2n-2k-1加法器高效VLSI设计与实现
来源期刊 微电子学与计算机 学科
关键词 余数系统 模加法器 并行前缀 进位修正 超大规模集成电路
年,卷(期) 2010,(10) 所属期刊栏目
研究方向 页码范围 1-7
页数 分类号 TP338.6
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 胡剑浩 电子科技大学通信抗干扰技术国家级重点实验室 84 477 11.0 18.0
2 马上 电子科技大学通信抗干扰技术国家级重点实验室 23 63 4.0 7.0
3 叶燕龙 电子科技大学通信抗干扰技术国家级重点实验室 3 12 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (9)
共引文献  (3)
参考文献  (4)
节点文献
引证文献  (5)
同被引文献  (1)
二级引证文献  (1)
1968(1)
  • 参考文献(0)
  • 二级参考文献(1)
1970(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(4)
  • 引证文献(3)
  • 二级引证文献(1)
研究主题发展历程
节点文献
余数系统
模加法器
并行前缀
进位修正
超大规模集成电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导