异步子字并行乘累加单元的设计与实现

• 作者: 戴葵 王友瑞 王志英 王蕾 石伟
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 异步 子字并行 乘累加
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: Agent与微电子研究
• 页码范围: 121-124
• 页数: 4页
• 分类号: TP302
• 字数: 3877字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2009.01.035

摘要

异步电路能很好地解决同步集成电路设计中出现的时钟扭曲和时钟功耗过大等问题.本文采用异步集成电路设计方法设计了一款32位异步子字并行乘累加单元,并在0.18μm工艺条件下实现了该单元.通过使用特殊的部分积译码电路,该乘累加单元能支持多种子字并行模式,适用于多媒体处理.评测结果表明,异步乘累加单元的性能和功耗指标均优于采用同样结构的同步乘累加单元.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志英	国防科技大学计算机学院	108	680	15.0	21.0
2	戴葵	国防科技大学计算机学院	63	410	12.0	18.0
3	王蕾	国防科技大学计算机学院	17	49	3.0	6.0
4	石伟	国防科技大学计算机学院	8	28	3.0	5.0
5	王友瑞	国防科技大学计算机学院	5	12	2.0	3.0