BP神经网络图像压缩算法乘累加单元的FPGA设计

• 作者: 周诠 张敏瑞 杨隽
• 来源期刊: 现代电子技术
• 关键词: FPGA 神经网络 图像压缩 乘累加单元
• 年，卷（期）: 2009,（19）
• 所属期刊栏目: 军事通信
• 页码范围: 38-41
• 页数: 4页
• 分类号: TP183
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.19.012

摘要

提出一种基于三层前馈BP神经网络实现图像压缩算法的方案,该方案采用可重载IP核和VHDL代码相结合的设计方式.对方案中重要单元一束累加单元进行了FPGA设计,该模块设计采用流水线处理方式,增大了数据吞吐量,减小了系统延时,提高了时钟频率,并完成了该单元的行为级功能仿真.仿真结果验证了FPGA设计的可行性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张敏瑞	西安科技大学通信与信息学院	25	161	7.0	11.0
2	杨隽	西安科技大学通信与信息学院	1	4	1.0	1.0