基于CPU/FPGA混合架构的硬件线程加速方法

• 作者: 严力科 胡威 陈天洲 马吉军
• 来源期刊: 高性能计算技术
• 学科: 工学
• 关键词: 硬件加速 硬件线程 多线程 CPU/FPGA混合架构
• 年，卷（期）: 2009,（4）
• 所属期刊栏目: 高性能计算热点技术
• 页码范围: 24-29
• 页数: 6页
• 分类号: TP338.1
• 语种: 中文

摘要

CPU/FPGA混合架构是可重构计算的普遍结构,为了简化混合架构上FPGA的使用,提出了一个该架构上的硬件线程方法,并设计了该架构上的硬件线程执行机制,以硬件线程的方式使用可重构资源.本文使用Simics仿真软件模拟了一个软硬件混合的实验平台,软硬件多线程改造后的DES,MD5SUM和归并排序算法的测试结果表明,平均执行性能加速比达到了2.30,充分发挥了CPU/FPGA混合架构的计算性能..

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈天洲	浙江大学计算机科学与技术学院	20	123	8.0	10.0
2	胡威	浙江大学计算机科学与技术学院	9	41	2.0	6.0
3	严力科	浙江大学计算机科学与技术学院	1	0	0.0	0.0
4	马吉军	浙江大学计算机科学与技术学院	1	0	0.0	0.0