FPGA开发中一种新的OPB总线与IP核连接设计

• 作者: 崔玉亮 田园园 董金明
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 片上外围总线 现场可编程逻辑门阵列 知识产权宏单元
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: 总线技术应用
• 页码范围: 147-150
• 页数: 4页
• 分类号: TN919
• 字数: 2004字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2009.01.043

摘要

基于SoC以及FPGA的编解码器,充分利用片上系统的CPU等资源,是当前业界的设计热点之一.本文以JPEG解码器为例,首先介绍了JPEG及OPB总线的相关原理,然后在传统OPB总线与IP核连接方式的基础上,在二者之间设计了一个桥接模块OPB2LOCAL Bridge,并详细说明了该设计的构架、接口及实现,并通过Verilog HDL硬件语言实现硬件设计,验证了该设计在实际工程应用系统中的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	董金明	北京航空航天大学电子信息工程学院	46	405	12.0	18.0
2	田园园	北京航空航天大学电子信息工程学院	1	4	1.0	1.0
3	崔玉亮	民航华北地区管理局适航审定处	2	4	1.0	2.0