基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
通过对乘法器的优化设计,使得模块面积较原面积减少了10%.该乘法器采用CSD编码和Honler法则(Horner's scheme).在确定硬件实现方案的过程中,通过比较串联累加结构和循环累加结构面积,找到面积的最佳优化点.整个模块采用VHDL设计,并用Mentor公司Modelsim工具进行仿真,采用Synopsys公司综合工具Design Compiler进行面积分析.
推荐文章
基于改进的LUT乘法器的FIR滤波器设计
FIR数字滤波器
查找表
功耗和面积
针对定点小数乘法器位宽的优化算法
小数乘法
位宽
缺省
逻辑单元
功耗
基于MAC单元的低功耗低延时FIR滤波器的设计与分析
有限冲激响应滤波器
MAC单元
动态功耗
延时
基于FPGA的WALLACE TREE乘法器设计
乘法器
WALLACE
FPGA
6:4压缩器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 滤波器中乘法器的优化设计
来源期刊 计算机工程与设计 学科 工学
关键词 乘法器 CSD编码 Horner法则 串联累加结构 循环累加结构
年,卷(期) 2009,(9) 所属期刊栏目 嵌入式系统工程
研究方向 页码范围 2108-2110
页数 3页 分类号 TP303|TN4
字数 3255字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘肃 兰州大学物理科学与技术学院 68 261 9.0 11.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (22)
共引文献  (36)
参考文献  (7)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1951(3)
  • 参考文献(0)
  • 二级参考文献(3)
1964(1)
  • 参考文献(0)
  • 二级参考文献(1)
1973(1)
  • 参考文献(0)
  • 二级参考文献(1)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
1988(1)
  • 参考文献(0)
  • 二级参考文献(1)
1990(2)
  • 参考文献(0)
  • 二级参考文献(2)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
1995(2)
  • 参考文献(0)
  • 二级参考文献(2)
1996(2)
  • 参考文献(0)
  • 二级参考文献(2)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(4)
  • 参考文献(1)
  • 二级参考文献(3)
2002(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(2)
  • 参考文献(2)
  • 二级参考文献(0)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
乘法器
CSD编码
Horner法则
串联累加结构
循环累加结构
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与设计
月刊
1000-7024
11-1775/TP
大16开
北京142信箱37分箱
82-425
1980
chi
出版文献量(篇)
18818
总下载数(次)
45
总被引数(次)
161677
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导