作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍了一种新型异步FIFO的设计和ASIC实现,与传统的格雷码作异步FIFO指针的方法不同, 该FIFO实现方案采用了一种移位码, 在避免了亚稳态出现的同时缩短了关键路径, 提高了工作频率.本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性.最后,给出了系统的综合实现结果.
推荐文章
高速异步FIFO设计
先进先出
verilog
异步
高速异步FIFO的实现
FIFO
异步电路
多时钟系统
亚稳态
基于FPGA的异步FIFO设计
FIFO
亚稳态
格雷码
FPGA
读写数据宽度不同的异步FIFO设计
FPGA
异步
FIFO
格雷码
Verilog
总线匹配
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速异步FIFO的设计和实现
来源期刊 计算机工程与科学 学科 工学
关键词 FIFO 异步电路 亚稳态
年,卷(期) 2009,(2) 所属期刊栏目 微电子研究
研究方向 页码范围 85-87
页数 3页 分类号 TP333
字数 2861字 语种 中文
DOI 10.3969/j.issn.1007-130X.2009.02.027
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 周敏 22 43 4.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (16)
参考文献  (1)
节点文献
引证文献  (18)
同被引文献  (14)
二级引证文献  (23)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(2)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2010(3)
  • 引证文献(3)
  • 二级引证文献(0)
2011(6)
  • 引证文献(3)
  • 二级引证文献(3)
2012(4)
  • 引证文献(3)
  • 二级引证文献(1)
2013(4)
  • 引证文献(3)
  • 二级引证文献(1)
2014(6)
  • 引证文献(2)
  • 二级引证文献(4)
2015(4)
  • 引证文献(0)
  • 二级引证文献(4)
2016(3)
  • 引证文献(1)
  • 二级引证文献(2)
2017(4)
  • 引证文献(1)
  • 二级引证文献(3)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(3)
  • 引证文献(0)
  • 二级引证文献(3)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
FIFO
异步电路
亚稳态
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与科学
月刊
1007-130X
43-1258/TP
大16开
湖南省长沙市开福区德雅路109号国防科技大学计算机学院
42-153
1973
chi
出版文献量(篇)
8622
总下载数(次)
11
总被引数(次)
59030
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导