基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
设计基于SoPC技术的嵌入式数字频率计实现方案.该方案以Altera公司的EP1C6芯片作为设计载体, 将IP软核、NiosⅡCPU等功能模块嵌入其中, 采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发手段, 在单片FPGA上构建了整个测频系统硬件, 具有精度高、功耗小、成本低、体小便携、工作可靠、开发效率高等特点, 是嵌入式应用系统设计的一次有益尝试.文中详细阐述了利用集成开发平台QuartusⅡ进行系统硬件设计和软件调试的思路与过程.
推荐文章
基于VHDL语言的数字频率计设计
数字频率计
VHDL语言
可编辑逻辑器件(FPGA)
基于FPGA芯片的数字频率计设计
数字频率计
FPGA
EDA
VHDL
基于FPGA的数字频率计的设计和实现
数字频率计设计
VHDL
现场可编程门阵列(FPGA)
直接测频法
基于VHDL语言的数字频率计设计
VHDL EDA 自下至上 自上至下 综合 编程 下载
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于SoPC的嵌入式数字频率计设计与实现
来源期刊 电子测量与仪器学报 学科 工学
关键词 SoPC技术 IP软核 NiosⅡCPU 等精度测频
年,卷(期) 2010,(2) 所属期刊栏目 学术论文
研究方向 页码范围 172-178
页数 7页 分类号 TM935
字数 2882字 语种 中文
DOI 10.3724/SP.J.1187.2010.00172
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 武卫华 安徽工业大学电力电子与运动控制重点实验室 16 148 9.0 12.0
2 郑诗程 安徽工业大学电力电子与运动控制重点实验室 30 283 10.0 16.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (36)
参考文献  (5)
节点文献
引证文献  (21)
同被引文献  (65)
二级引证文献  (92)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(3)
  • 参考文献(2)
  • 二级参考文献(1)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(6)
  • 引证文献(4)
  • 二级引证文献(2)
2012(14)
  • 引证文献(5)
  • 二级引证文献(9)
2013(13)
  • 引证文献(2)
  • 二级引证文献(11)
2014(15)
  • 引证文献(0)
  • 二级引证文献(15)
2015(12)
  • 引证文献(4)
  • 二级引证文献(8)
2016(13)
  • 引证文献(1)
  • 二级引证文献(12)
2017(12)
  • 引证文献(3)
  • 二级引证文献(9)
2018(14)
  • 引证文献(1)
  • 二级引证文献(13)
2019(10)
  • 引证文献(0)
  • 二级引证文献(10)
2020(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
SoPC技术
IP软核
NiosⅡCPU
等精度测频
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量与仪器学报
月刊
1000-7105
11-2488/TN
大16开
北京市东城区北河沿大街79号
80-403
1987
chi
出版文献量(篇)
4663
总下载数(次)
23
总被引数(次)
44770
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导