可实现快速锁定的FPGA片内延时锁相环设计

• 作者: 杨明武 王忠涛
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 延时锁相环 FPGA 快速锁定
• 年，卷（期）: 2010,（4）
• 所属期刊栏目: 电子·电路
• 页码范围: 45-49
• 页数: 5页
• 分类号: TN911.8
• 字数: 1200字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2010.04.015

摘要

延时锁相环(DLL)是一种基于数字电路实现的时钟管理技术.DLL可用以消除时钟偏斜,对输入时钟进行分频、倍频、移相等操作.文中介绍了FPGA芯片内DLL的结构和设计方案,在其基础上提出可实现快速锁定的延时锁相环OSDLL设计.在SMIC 0.25 μm工艺下,设计完成OSDLL测试芯片,其工作频率在20～200 MHz,锁定时间相比传统架构有大幅降低.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨明武	合肥工业大学电子科学与应用物理学院	44	218	7.0	12.0
2	王忠涛	合肥工业大学电子科学与应用物理学院	1	5	1.0	1.0