基于Verilog HDL的FPGA数字系统设计优化

• 作者: 李桂林 苗长新
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: Verilog HDL FPGA系统 流水线技术 资源共享技术
• 年，卷（期）: 2010,（8）
• 页码范围: 208-210
• 分类号: TP273.1
• 字数: 1758字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2010.08.056

摘要

文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李桂林	徐州师范大学电气工程及自动化学院	5	15	2.0	3.0
2	苗长新	中国矿业大学信息与电气工程学院	20	83	6.0	8.0