基于Verilog HDL的DDS设计与仿真

• 作者: 刘达伦 吉望西 李春剑
• 来源期刊: 现代电子技术
• 关键词: 直接数字频率合成器 现场可编程门阵列 Verilog HDL QuartusⅡ IP核
• 年，卷（期）: 2008,（20）
• 所属期刊栏目: 电路设计
• 页码范围: 15-17
• 页数: 3页
• 分类号: TN77
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.20.005

摘要

详细阐述利用QuartusⅡ实现DDS(直接数字频率合成器)模块的方法和步骤.首先分析DDS的设计原理,并对其进行系统建模,利用Verilog HDL实现设计并在开发环境下进行功能仿真,选用现场可编程器件FPGA作为目标器件,得到可以重构的IP核,其可以很方便地实现复杂的调频、调相和调幅功能.利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李春剑		15	78	4.0	8.0
2	吉望西		14	96	5.0	9.0
3	刘达伦		10	119	5.0	10.0