基于Verilog HDL的UART模块的设计与仿真

• 作者: 彭远芳 毛文娟
• 来源期刊: 数字技术与应用
• 学科: 工学
• 关键词: UART FPGA 串行通信 Verilog HDL
• 年，卷（期）: 2013,（10）
• 所属期刊栏目: 设计开发
• 页码范围: 175-175
• 页数: 1页
• 分类号: TN919.7
• 字数: 1276字
• 语种: 中文

摘要

针对专用UART芯片兼容性和可移植性差的缺点,设计了一种用Verilog HDL语言描述,FPGA实现的UART模块,可有效实现微处理器和FPGA设备之间的串行数据通信,增强系统稳定性,节省开发成本。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	彭远芳	上海工程技术大学高职学院	20	91	4.0	9.0
2	毛文娟	上海工程技术大学高职学院	14	25	3.0	4.0