基于Verilog-HDL的UART串行通讯模块设计及仿真

• 作者: HU Hua 白凤娥
• 来源期刊: 计算机与现代化
• 学科: 工学
• 关键词: UART 串行通讯 Verilog-HDL Modelsim 仿真
• 年，卷（期）: 2008,（8）
• 页码范围: 11-15
• 页数: 5页
• 分类号: TP311
• 字数: 3417字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-2475.2008.08.004

摘要

UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可.波特率发生器、接收器和发送器是UART的三个核心功能模块,利用Verilog-HDL语言对这三个功能模块进行描述并加以整合,通过Modelsim仿真,其结果完全符合UART协议的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	白凤娥	太原理工大学计算机与软件学院	36	312	10.0	16.0
2	HU Hua	太原理工大学计算机与软件学院	1	18	1.0	1.0