作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为提高整个系统时间的同步精度,以便为测量设备提供可靠的时间信息和标准频率信号,给出了一种基于FPGA的IRIG-B编解码器的设计与实现方法。新系统基于模块化设计,其中编码部分完成标准时间信息及相应的BCD码的产生,并在标准时间BCD码中加入帧开始标志位、位置识别标志和索引标志识别,从而将BCD格式的时间信息变成IRIG-B格式码,同时数据并串处理可通过FPGA的一个I/O端口发送串行数据。解码部分则完成串行IRIG-B格式码的接收并判断帧开始标志位和位置识别标志,再解出相应原始时间信息并存储到双端口的RAM中,最后以并行方式输出。
推荐文章
基于FPGA的CAVLC编解码器设计与实现
CAVLC
H.264/AVC
熵编码
非零系数
基于VHDL语言的卷积码编解码器的设计
卷积码
编解码器
VHDL
MAX+PlusⅡ
基于FPGA的S模式并行数据编解码器设计
二次雷达
S模式
现场可编程逻辑门阵列
循环冗余校验
并行CRC算法
基于CPLD的卷积码编解码器的设计
卷积码
编码器
解码器
复杂可编程逻辑器件
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的IRTG-B码编解码器的设计与实现
来源期刊 电子元器件应用 学科 工学
关键词 IRIG-B 可编程逻辑器件 FPGA 编码器 解码器
年,卷(期) dzyqjyy_2010,(11) 所属期刊栏目
研究方向 页码范围 15-17
页数 3页 分类号 TN912.3
字数 语种
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 雷斌 西安工业大学电子信息工程学院 65 248 9.0 12.0
2 朱敏 西安工业大学电子信息工程学院 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
IRIG-B
可编程逻辑器件
FPGA
编码器
解码器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子元器件应用
月刊
1563-4795
大16开
西安市科技路37号海星城市广场B座240
1999
chi
出版文献量(篇)
5842
总下载数(次)
7
论文1v1指导