基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种基于FPGA的低复杂度SDRAM控制器实现方法,通过读写进程与刷新进程的合理安排,使得用户在进行全页突发写或者突发读时,无须考虑SDRAM刷新请求,大大简化了控制器的设计.
推荐文章
基于FPGA的SDRAM控制器的设计和实现
大容量存储器
SDRAM控制器
时序分析
基于FPGA的SDRAM控制器设计与实现
SDRAM
FPGA
模块化控制
状态机
页突发
基于FPGA的DDR SDRAM控制器设计与实现
FPGA
DDR SDRAM
存储器
控制器
基于FPGA的低硬件复杂度的极化码编码实现方案
极化码编码
克罗内克积
FPGA
面积优化
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于FPGA的低复杂度SDRAM控制器实现方法
来源期刊 计算机与数字工程 学科 工学
关键词 SDRAM控制器 突发读 突发写 刷新
年,卷(期) 2010,(1) 所属期刊栏目 工程实践
研究方向 页码范围 194-196
页数 3页 分类号 TP333.8
字数 1309字 语种 中文
DOI 10.3969/j.issn.1672-9722.2010.01.052
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 高子旺 上海师范大学信息与机电工程学院 2 13 1.0 2.0
2 顾美康 上海师范大学信息与机电工程学院 9 36 4.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (18)
参考文献  (3)
节点文献
引证文献  (13)
同被引文献  (24)
二级引证文献  (41)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(4)
  • 引证文献(2)
  • 二级引证文献(2)
2012(7)
  • 引证文献(1)
  • 二级引证文献(6)
2013(10)
  • 引证文献(6)
  • 二级引证文献(4)
2014(11)
  • 引证文献(2)
  • 二级引证文献(9)
2015(6)
  • 引证文献(0)
  • 二级引证文献(6)
2016(7)
  • 引证文献(0)
  • 二级引证文献(7)
2017(4)
  • 引证文献(0)
  • 二级引证文献(4)
2018(3)
  • 引证文献(1)
  • 二级引证文献(2)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
SDRAM控制器
突发读
突发写
刷新
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与数字工程
月刊
1672-9722
42-1372/TP
大16开
武汉市东湖新技术开发区凤凰产业园藏龙北路1号
1973
chi
出版文献量(篇)
9945
总下载数(次)
28
总被引数(次)
47579
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导