基于Verilog HDL的AD7685采样控制器的设计

• 作者: 穆桂脂 陈元勇 高培金
• 来源期刊: 自动化技术与应用
• 学科: 工学
• 关键词: AD7685 Verilog HDL Quartus Ⅱ FPGA
• 年，卷（期）: 2011,（1）
• 所属期刊栏目: 经验交流
• 页码范围: 89-92
• 分类号: TP274.2
• 字数: 2593字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-7241.2011.01.022

摘要

针对高速模/数转换器件采用单片机控制存在的问题,结合AD7685的工作原理,采用FPGA控制A/D转换器工作,利用Verilog HDL硬件描述语言采用自顶向下的开发模式设计了AD7685采样控制器,并调用FPGA内部逻辑资源搭建而成的FIFO做为缓存.文中介绍了如何生成FIFO宏模块及其调用方法,同时给出了部分程序代码及采样控制电路在QuartusⅡ软件下的仿真结果,并通过Alter公司的FPGA器件EP1C6Q144C8和GW48 EDA教学试验系统来实现A/D采集控制器.实践证明设计的电路能够稳定、可靠的工作.本设计可用于高速应用领域和实时监控及数据采集等方面.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈元勇		4	36	2.0	4.0
2	高培金		3	53	2.0	3.0
3	穆桂脂		2	17	2.0	2.0