基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
早期设计的TPC(Turbo Product Codes乘积码)译码器中,行列译码器顺序处理,半迭代之间外信息矩阵的重构引入了大量译码延迟,限制了译码器的处理速度.当采用m-译码器作为子译码器,并对译码初始位置进行适当调整,同时引入了位置转换网络,可以得到一种全并行的译码结构.通过对比测试,与传统译码器相比,全并行译码器的数据处理速度获得极大提高,同时译码延迟降低,非常适于现代高速通信的需要.
推荐文章
基于VHDL的TPC译码器设计
TPC码
软判决译码
透代译码
VHDL
FPGA
三维TPC译码器的设计及FPGA实现
三维TPC
Chase算法
软输入软输出
FPGA实现
一种交错并行高速TPC译码器的设计
Turbo乘积码(TPC)
交错并行结构
测试序列
相关运算
多DSP并行结构的高速数据采集与处理系统及应用
DSP
并行计算
实时信号处理
数据采集
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 适于高速处理的TPC全并行译码结构
来源期刊 信息工程大学学报 学科 工学
关键词 TPC m-译码器 转换网络 并行译码 处理速度 延迟
年,卷(期) 2011,(1) 所属期刊栏目 信息处理技术
研究方向 页码范围 77-81
页数 分类号 TN911.7
字数 4032字 语种 中文
DOI 10.3969/j.issn.1671-0673.2011.01.016
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 葛临东 信息工程大学信息工程学院 91 725 15.0 21.0
2 王玮 信息工程大学信息工程学院 2 5 1.0 2.0
3 曹鹏 信息工程大学信息工程学院 4 36 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1975(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
TPC
m-译码器
转换网络
并行译码
处理速度
延迟
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息工程大学学报
双月刊
1671-0673
41-1196/N
大16开
郑州市科学大道62号
2000
chi
出版文献量(篇)
2792
总下载数(次)
2
总被引数(次)
9088
论文1v1指导