基于FPGA的32位数学运算库IP核设计实现

• 作者: 任子亭
• 来源期刊: 电脑知识与技术
• 学科: 工学
• 关键词: 嵌入式CPU 数学运算库 FPGA IP核 Verilog语言
• 年，卷（期）: 2011,（27）
• 所属期刊栏目: 软件设计开发
• 页码范围: 6671-6672,6675
• 分类号: TP311
• 字数: 2495字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-3044.2011.27.048

摘要

为了在嵌入式CPU中实现数学运算,设计了一个32位数学运算库IP核,以提高运算能力,基于该思想详述了系统架构及各功能模块的实现.并进行了仿真和测试,通过实验在基于OR 1200的SOC平台上做了FPGA验证,结果表明经过本模块加速后数学运算的处理速度可行有效,达到了设计目标.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	任子亭	贺州学院计算机科学与工程系	24	51	3.0	6.0