基于FPGA的16位数据路径的AES IP核

• 作者: 刘鸿雁 张新贺 张月华
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 高级加密标准 IP核 加密
• 年，卷（期）: 2009,（24）
• 所属期刊栏目: 安全技术
• 页码范围: 162-164,167
• 页数: 4页
• 分类号: TP309
• 字数: 3843字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2009.24.053

摘要

提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案.该方案采用有限状态机实现,支持密钥扩展、加密和解密.密钥扩展采用非并行密钥扩展,减少了硬件资源的占用.该方案在Cyclone II FPGA 芯片EP2C35F484上实现,占用20 070个逻辑单元(少于60%的资源),系统最高时钟达到100 MHz.与传统的128位数据路径设计相比,更方便与处理器进行接口.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘鸿雁	辽宁科技大学电子与信息工程学院	20	76	5.0	7.0
2	张新贺	辽宁科技大学电子与信息工程学院	19	58	5.0	6.0
3	张月华	辽宁科技大学电子与信息工程学院	15	41	4.0	6.0