基于FPGA的32位ALU软核设计

• 作者: 周殿凤
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: FPGA VHDL ALU IP软核
• 年，卷（期）: 2010,（11）
• 页码范围: 80-81,87
• 分类号: TP312
• 字数: 935字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2010.11.027

摘要

介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法.该ALU采取层次化设计方法,由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成,能实现32位有符号数和无符号数的加减乘除运算,另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换.该ALU在QuartusII软件环境下进行了功能仿真, 通过验证表明,所设计的ALU完全正确,可供直接调用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周殿凤	盐城师范学院物电学院	22	104	6.0	10.0