闪存控制器中BCH编解码器设计和验证

• 作者: 易波 殷民
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: BCH 编解码器 简化伯利坎普-梅西算法
• 年，卷（期）: 2012,（2）
• 所属期刊栏目: 应用
• 页码范围: 6-9
• 分类号: TN918
• 字数: 6524字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2012.02.002

摘要

工艺的进步和消费电子市场对高密度非易失性存储的需求,促使多层单元闪存代替单层单元闪存成为闪存市场的主流,但同时提出数据可靠性的需求.针对多层单元闪存中存在的多比特随机错误问题,闪存控制器中需要实现低功耗高带宽的BCH编解码器.设计采用8 bit的并行编解码,每1024 Byte能纠正32 bit的随机错误.关键方程步骤采用简化伯利坎普-梅西算法,优化逻辑.功能仿真和FPGA原型验证证明设计的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	易波	中国科学技术大学微电子与固体电子实验室	20	88	6.0	8.0
2	殷民	中国科学技术大学微电子与固体电子实验室	1	4	1.0	1.0