全局自动图像配准算法加速器

• 作者: 张晓明 李宝峰 田宝华 郑明玲
• 来源期刊: 计算机辅助设计与图形学学报
• 学科: 工学
• 关键词: 图像配准 并行处理 算法加速器 FPGA
• 年，卷（期）: 2012,（10）
• 所属期刊栏目: VLSI设计与测试及电子设计自动化
• 页码范围: 1363-1368
• 分类号: TP302.1
• 字数: 4190字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-9775.2012.10.014

摘要

由于全局自动图像配准算法计算和存储复杂度高,不易实现实时处理,为此提出一种改进的基于块的全局自动图像配准算法加速器结构(BWAGIR Ⅱ).该结构采用双组多体存储结构及优化的数据放置策略,支持在单个时钟周期内同时读取4×4插值窗口中的16个像素值；并采用定浮混合计算逻辑,以支持定点和浮点操作数的混合计算.FPGA实现结果表明,采用文中结构对5个BWAGIR Ⅱ处理单元的数据吞吐率超过258×106像素/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张晓明	国防科学技术大学计算机学院	6	36	4.0	6.0
2	李宝峰	国防科学技术大学计算机学院	5	30	4.0	5.0
3	田宝华	国防科学技术大学计算机学院	4	18	2.0	4.0
4	郑明玲	国防科学技术大学计算机学院	2	54	2.0	2.0