作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
可进化IP核以HDL源泉代码的形式表示,与普通IP核的复用方式相同,可被综合到不同的目标可重构器件中去,大大减少了复杂系统的设计时间,提高了设计的利用率,是可进化硬件一个颇具潜力的发展方向.
推荐文章
基于IP核复用的SoC设计技术探讨
SoC
IP复用
协同设计
验证
技术
基于VerilogHDL的IP核参数化设计
IP核
参数化设计
VerilogHDL
编译预处理
中断控制IP
基于FPGA的UART IP核设计与实现
IP核
UART
Verilog HDL
FPGA
可重用音乐IP核的设计
知识产权模块
可重用性
音乐芯片
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于硬件设计思想的可进化IP核设计
来源期刊 投资与创业 学科
关键词 硬件设计 可进化IP核 电路
年,卷(期) 2012,(10) 所属期刊栏目 职业教育
研究方向 页码范围 118
页数 1页 分类号
字数 127字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 万祎 9 9 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
硬件设计
可进化IP核
电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
投资与创业
半月刊
1672-3414
23-1517/F
黑龙江省哈尔滨市南岗区东大直街183号3楼
chi
出版文献量(篇)
8908
总下载数(次)
34
论文1v1指导