基于 HEVC的 IDCT变换的 VLSI设计与实现

• 作者: 何卫锋 毛志刚 洪亮 陈双双
• 来源期刊: 微电子学与计算机
• 关键词: HEVC IDCT VLSI 奇偶分离累加 低I/O带宽
• 年，卷（期）: 2013,（7）
• 页码范围: 55-59
• 页数: 5页
• 分类号: TN402
• 语种: 中文

摘要

HEVC（High Efficient Video Coding ）是继 H ．264/AVC之后正在研发的新一代视频编码标准．与之前的视频编码标准不同的是，HEVC提出了不同尺寸的变换编码单元来进行图像的空间冗余压缩．本文设计了一种面向HEVC的32点二维IDCT的全流水电路结构．为了减少I/O带宽压力和硬件开销，电路采用了单端口输入输出、蝶形运算展开以及奇偶分离累加的方法．在 TSMC90nm工艺下综合得到该电路最快工作频率为315M Hz ，电路总门数为47K ．仿真结果显示该电路结构可以在300M Hz频率下对分辨率为4096×2048的超高清视频做30帧/秒的32点IDCT解码．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	毛志刚	上海交通大学微电子学院	82	249	9.0	12.0
2	何卫锋	上海交通大学微电子学院	35	100	4.0	9.0
3	洪亮	上海交通大学微电子学院	11	69	5.0	8.0
4	陈双双	上海交通大学微电子学院	2	7	2.0	2.0