基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在研究新一代高性能视频编码标准(HEVC)帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存器累加架构;针对DC模式,设计了一种基于算法的分割处理架构。实验结果表明,所设计的架构在TSMC180 nm的工艺下最高频率为350 MHz,面积合计为68.1 kgate,能够实现对4∶2∶0格式7680×4320@30 f/s视频序列的实时编码,最高工作频率可以达到23.4 MHz。
推荐文章
HEVC帧内预测Planar和DC模式的VLSI架构设计
高效视频编码
帧内预测
Planar模式
DC模式
超大规模集成电路
AVS帧内预测算法分析及VLSI实现
AVS
帧内预测
高清
解码
VLSI
基于率失真优化的HEVC帧内编码模式选择
HEVC
帧内编码模式选择
拉格朗日代价
率失真优化
最优模式
编码复杂度
HEVC 帧内预测编码快速判决算法分析
HEVC
视频编码
帧内预测
模式判决
复杂度降低
快速帧内算法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 HEVC帧内预测Planar和DC模式的VLSI架构设计与实现
来源期刊 计算机工程与应用 学科 工学
关键词 高性能视频编码标准(HEVC) 帧内预测 planar模式 DC模式 超大规模集成电路(VLSI)架构设计
年,卷(期) 2015,(8) 所属期刊栏目 图形图像处理
研究方向 页码范围 160-164
页数 5页 分类号 TN919
字数 2755字 语种 中文
DOI 10.3778/j.issn.1002-8331.1305-0265
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郭龙 西北工业大学电子信息学院 7 35 4.0 5.0
2 周巍 西北工业大学电子信息学院 26 123 7.0 9.0
3 黄晓东 西北工业大学电子信息学院 2 28 2.0 2.0
4 朱洪翔 西北工业大学电子信息学院 2 11 1.0 2.0
5 张仁鹏 西北工业大学电子信息学院 6 66 5.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (10)
同被引文献  (4)
二级引证文献  (11)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2015(2)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(0)
2015(2)
  • 引证文献(2)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(8)
  • 引证文献(5)
  • 二级引证文献(3)
2018(6)
  • 引证文献(1)
  • 二级引证文献(5)
2019(3)
  • 引证文献(1)
  • 二级引证文献(2)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
高性能视频编码标准(HEVC)
帧内预测
planar模式
DC模式
超大规模集成电路(VLSI)架构设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与应用
半月刊
1002-8331
11-2127/TP
大16开
北京619信箱26分箱
82-605
1964
chi
出版文献量(篇)
39068
总下载数(次)
102
总被引数(次)
390217
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导