基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
全数字延时锁定环在现代超大规模系统芯片中具有极其重要的作用,被广泛地用于解决系统时钟的产生和分布问题,因此详细分析其研究进展具有一定的理论意义和实际应用价值.首先在分析延时锁定环工作原理的基础上,阐明了全数字延时锁定环相对于全模拟和混合信号延时锁定环具有的优点.其次详细阐述了全数字延时锁定环的发展过程、研究现状和存在的问题,尤其在指出传统逐次逼近寄存器延时锁定环存在谐波锁定、锁定时间没有达到理论值和死锁三个问题的基础上,对各种改进型逐次逼近寄存器延时锁定环的性能进行了对比分析.最后对全数字延时锁定环的未来发展趋势进行了展望.
推荐文章
一种适用于三维芯片间时钟同步的全数字延时锁定环设计
全数字延时锁定环
时钟同步
三维集成电路
基于FPGA的全数字延时锁相环的设计
全数字延时锁相环
锁相精度
时钟延时
QuartusⅡ
现场可编程门阵列
电路仿真
一种锁定相位编程可调全数字锁相环设计
全数字锁相环
多相位
现场可编程逻辑器件
Verilog
一种新型混合信号时钟延时锁定环电路设计
延时锁定环(DLL)
电荷泵
数字鉴相器
压控延时线(VCDL)
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 全数字延时锁定环的研究进展
来源期刊 小型微型计算机系统 学科 工学
关键词 时钟偏差 全数字延时锁定环 逐次逼近寄存器 锁定时间
年,卷(期) 2013,(6) 所属期刊栏目 计算机体系结构与信息安全
研究方向 页码范围 1371-1374
页数 4页 分类号 TP303
字数 3818字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 柯导明 安徽大学电子信息工程学院安徽省集成电路设计实验室 83 423 10.0 17.0
2 陈军宁 安徽大学电子信息工程学院安徽省集成电路设计实验室 160 1135 16.0 26.0
3 徐太龙 安徽大学电子信息工程学院安徽省集成电路设计实验室 23 59 5.0 5.0
4 孟坚 安徽大学电子信息工程学院安徽省集成电路设计实验室 39 122 6.0 9.0
5 徐超 安徽大学电子信息工程学院安徽省集成电路设计实验室 48 418 11.0 19.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (26)
共引文献  (8)
参考文献  (21)
节点文献
引证文献  (2)
同被引文献  (13)
二级引证文献  (1)
1996(3)
  • 参考文献(1)
  • 二级参考文献(2)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
1998(2)
  • 参考文献(0)
  • 二级参考文献(2)
1999(5)
  • 参考文献(2)
  • 二级参考文献(3)
2000(3)
  • 参考文献(1)
  • 二级参考文献(2)
2001(5)
  • 参考文献(1)
  • 二级参考文献(4)
2002(4)
  • 参考文献(0)
  • 二级参考文献(4)
2003(5)
  • 参考文献(2)
  • 二级参考文献(3)
2004(3)
  • 参考文献(2)
  • 二级参考文献(1)
2005(4)
  • 参考文献(2)
  • 二级参考文献(2)
2007(6)
  • 参考文献(3)
  • 二级参考文献(3)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(3)
  • 参考文献(3)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
时钟偏差
全数字延时锁定环
逐次逼近寄存器
锁定时间
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
小型微型计算机系统
月刊
1000-1220
21-1106/TP
大16开
辽宁省沈阳市东陵区南屏东路16号
8-108
1980
chi
出版文献量(篇)
11026
总下载数(次)
17
总被引数(次)
83133
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导