基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对目前浮点运算单元在处理向量点乘运算时存在数据相关性的问题,提出一种低延迟单周期的累加单元结构。该结构用于7级流水的可配置乘累加单元,可兼容双精度浮点、双单精度浮点以及32位有符号数,且能对后置模块进行操作数隔离与门控时钟的低功耗处理。在Viterx-4平台上实验结果表明,该结构具有高性能、低延迟、单周期完成数据吞吐等特点,与使用Xilinx浮点IP的设计面积相比,时间积减少30%以上。
推荐文章
浮点乘累加处理单元的FPGA实现
乘累加
浮点
稀疏矩阵向量乘
FPGA
一种高速DSP中延迟优化的乘累加单元的设计与实现
乘累加单元
改进的波兹编码
部分积
修整向量
Wallace树压缩器
进位保留加法器
进位传播加法器
高吞吐率浮点FFT处理器的FPGA实现研究
FPGA
FFT
蝶形单元
3输入浮点加法器
浮点乘加部件延迟对浮点性能影响的研究
浮点加法
浮点乘法
融合乘加
硬件仿真
浮点性能
运算延迟
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种低延迟高吞吐率的浮点整型乘累加单元
来源期刊 计算机工程 学科 工学
关键词 浮点运算单元 乘累加 向量点乘 双精度 双单精度
年,卷(期) 2013,(6) 所属期刊栏目 体系结构与软件技术
研究方向 页码范围 91-94,102
页数 5页 分类号 TP311
字数 2753字 语种 中文
DOI 10.3969/j.issn.1000-3428.2013.06.018
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 沈海斌 浙江大学超大规模集成电路设计研究所 139 832 13.0 21.0
2 沈俊 浙江大学超大规模集成电路设计研究所 6 15 2.0 3.0
3 虞玉龙 浙江大学超大规模集成电路设计研究所 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (16)
参考文献  (7)
节点文献
引证文献  (3)
同被引文献  (0)
二级引证文献  (0)
1981(1)
  • 参考文献(1)
  • 二级参考文献(0)
1990(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(2)
  • 引证文献(2)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
浮点运算单元
乘累加
向量点乘
双精度
双单精度
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
论文1v1指导