作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
采用Quartus II开发环境,通过对一个2位十进制数字频率计的设计,介绍了基于EDA技术的数字系统层次化设计方法。结果证明,该设计方法简单,易懂,性能可靠。
推荐文章
基于VHDL语言的数字频率计设计
VHDL EDA 自下至上 自上至下 综合 编程 下载
基于VHDL语言的数字频率计设计
数字频率计
VHDL语言
可编辑逻辑器件(FPGA)
数字频率计的VHDL程序设计
VHDL EDA 仿真 自顶向下 综合
基于FPGA芯片的数字频率计设计
数字频率计
FPGA
EDA
VHDL
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 层次化设计方法在数字频率计设计中的应用
来源期刊 科学时代 学科
关键词 EDA技术 层次化设计 数字频率计
年,卷(期) 2013,(21) 所属期刊栏目 专题研究
研究方向 页码范围
页数 分类号
字数 1232字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘力 四川职业技术学院电子电气工程系 11 11 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
EDA技术
层次化设计
数字频率计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科学时代
半月刊
1005-250X
46-1039/G3
16开
北京市
24-165
1993
chi
出版文献量(篇)
29981
总下载数(次)
66
论文1v1指导