基于轮内流水线技术的高性能 AES硬件实现设计

• 作者: 王云峰 王静 郑行
• 来源期刊: 中国集成电路
• 关键词: AES 复合域算法 轮内流水线
• 年，卷（期）: 2014,（6）
• 所属期刊栏目: 设计
• 页码范围: 55-62
• 页数: 8页
• 字数: 3530字
• 语种: 中文

摘要

为了提升AES的性能,本文采用轮内流水线技术进行AES硬件设计.在对AES轮单元复杂的字节代换/逆字节代换、列变换/逆列变换进行了算法分析的基础上,进行了AES轮单元的轮内7级流水线设计.特别是采用常数矩阵乘积形式和复用列变换进行了逆列变换设计,降低了硬件资源的占用.采用Xilinx ISE10.1工具进行了各个型号FPGA的硬件实现,实验数据表明文中提出的硬件实现方案提升了AES的数据吞吐率与吞吐率/面积比.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王静	厦门大学电子工程系	29	163	6.0	12.0
2	王云峰	厦门大学电子工程系	16	54	4.0	5.0
3	郑行	厦门大学电子工程系	1	2	1.0	1.0