FPGA上实现CRC16纠错编码并行计算的探讨

• 作者: 宁平
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 流水线 并行计算 CRC16 CCITT校验 最高时钟频率
• 年，卷（期）: 2014,（6）
• 页码范围: 1023-1027
• 页数: 5页
• 分类号: TN919.3+3
• 字数: 2230字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2014.06.005

摘要

针对以往效率较低的串行计算CRC16 CCITT校验码的算法,研究了其计算效率低下的原因,并引入了一种通用的并行算法.在Quartus Ⅱ下使用Verilog HDL实现了该算法并进行了仿真,使用Nios Ⅱ自定义指令分析了采用并行算法对串行算法的性能改进.最后,通过多级流水线技术对基本并行电路进行改进和仿真,揭示了利用流水线技术提高存在反馈结构的逻辑电路Fmax存在的问题,并提出了应对的方法.仿真的结果表明,采用改进后的多级流水线电路可以大幅提高并行计算电路Fmax,进而提升CRC16 CCITT校验码计算的效率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宁平		2	15	2.0	2.0